研究室ではヒトや環境にやさしいICT技術に必要なディペンダブル・マルチ
プロセッサLSIとそれを応用した各種ICT機器の構成法に関して研究を行なって
います。加えて、脳のような知的なコンピュータの研究開発を目標にして、
総合研究所の脳コミュニケーション研究センターと連携して研究する準備も
すすめています。

研究では主にHDLを用いて回路設計を行なっております。

＊HDL (Hardware Description Language) ：プログラミングと似た
記述によってデジタル回路設計が可能となる言語

当研究室で行っている研究についての詳細は以下へ。

STPについて

STP（Self-Timed Pipeline）とは、隣接するパイプライン間のみでデータの送受を行なう回路のことです。

データを処理するパイプラインステージが有効なデータが到着した場合のみ
自律的かつ局所的に転送および処理を行なうため、クロックが不要です。
これは、個々のパイプラインステージが有効なデータを処理している場合のみ
電力を消費し、有効なデータを持たないパイプライン段は電力を消費しないという優れた省電力性を備えています。

また、従来の回路では負荷の変動に対してスケジューリングが必要になりますが、
負荷の変動にかんしてもエラスティック能力によって
柔軟に処理することができます。この特性を生かして当研究室では現在、主に以下の4つの研究に着手しています。

低消費電力回路の設計

スマートフォンやタブレットなどのモバイル端末が増えている現代。
あらゆる情報通信機器の低消費電力化が求められています。
STPを使用して無駄な処理を行なわない回路の実現を行なうとともに、
パワーゲーティングやDVS（Dynamic Voltage Scaling）を
使用して低消費電力な回路の設計を行なっています。

ヘテロジニアス無線通信向け回路の設計

現状の無線通信回路は、事前に規定した通信パターンでしか動作できない欠点を持っています。
普及が予想されるHetNetについても、現状の仕組みでは柔軟に処理することが叶わず、
通信に支障が出ると考えられます。異速度な通信にも対応するため、STPを用いて
動的な信号処理回路の設計を行なっています。

故障検出・回復回路の研究

現在、製造プロセスの微細化や、宇宙空間からの放射線によってトランジスタの故障が起こる確率が高くなっています。
回路の製造後にエラーを訂正することは、ソフトウェアと異なって困難であるため、
回路自身に故障の検出とその回復をさせる仕組みを組み込む研究を行なっています。

脳型コンピュータ回路の研究

新たな試みとして、脳コミュニケーション研究センターと連携して、
脳に関する研究を始めています。
従来のANN（Artificial Neural Network）ではなく、IBM 社のTrue Northなどの、
脳を模したSNN（Spiking Neural Network）の回路の研究を行なっています。

共同研究

当研究室では、2007年~2012年の間、科学技術振興機構のCRESTのプロジェクトのひとつとして、
緊急時の通信環境を提供する“超低消費電力化データ駆動ネットワーキングシステム
（Ultra-low-power Data-Driven Networking System：ULP-DDNS）”を
筑波大学、東海大学、（有）情報基盤研究所と共同研究しました。

この中でUDP/IPでの多くの処理を占める単項演算の処理を最適化した、
データ駆動チップマルチプロセッサULP-DDCMP（Ultra-Low-Power Data-Driven Chip-Multiprocessor）VLSI試作し、
評価を行ないました。

ULP-DDNSの設計思想は、通信処理向きのデータ駆動原理をネットワーキング方式からプラットフォームとそのVLSIでの
実現法に至るまで、徹底的に活用した従来のシステムの数百分の一程度の超低消費電力化の達成を
目標に開始されました。